最近中兴事件闹得很大，甚至已经上升为国家战略层面了，作为吃瓜群众的我们，我想大部分人应该都不太清楚是怎么回事，也不太清楚这里面的情况。事实上，我对于事情的起因经过和相关的影响也不知道情况，但是我知道其他的一些东西呀，例如为什么芯片的制作难度这么大，我们“泱泱大国” 居然都搞不定，恰好最近我回顾了一番大学时的数字电路知识，所以也来科普一些入门的知识，本文是第一篇最底层的介绍——二极管。

相信大家都知道计算机的发展和二极管的发展是密不可分的，甚至于可以说计算机的发展历程其实就是二极管的发展历程。在 1946 年的第一台电子计算机中，使用了 17468 个真空电子管，这是第一代的计算机，使用的还不是二极管，所以很大，很重，而且造价也极高。

到了 1948 年，晶体管被发明出来了，这就开始了计算机的大发展，晶体管代替了体积庞大电子管，电子设备的体积不断减小。到了 1956 年的时候，晶体管和磁式存储器的使用产生了第二代计算机，这第二代计算机体积就很小了，速度变快了同时功耗也变小了，更别说性能更加稳定了，总之就是好得太多了。后续就开始有了第三代第四代。。。，但是，毫无疑问都是这最底层的晶体管的不断发展为促进因素进行的。

PN 结

要说晶体管，我们的从 PN 结说起。就现在而言，如果我们问一些群众，你知道 CPU 是什么元素做成的么，我相信会有不少的人会回答是硅，这确实是晶体管的最初材料，当然，随着科技的发展，现在也有人在研究其他材料，例如锗之类的，不过由于材料价钱和获取难度等原因，目前大部分用的还是硅。背过元素周期表的或许有印象，硅的最外层电子是 4 个，这一族的元素一般都有个特点，就是相对稳定，例如碳之类的，但是，如果我们认为的在元素中加入或减少电子，那么有意思的事情就来，这个时候就不能稳定了。如果我们加入电子，那么原来硅与硅之间的电子就会充裕，表现出负电状态，我们称之为 N 型；如果我们偷走电子，那么原来硅与硅之间的电子就会减少，形成空洞，从而表现正电状态，我们称之为 P 型。

那么，我们是如何实现从硅（Si）元素之间加入或偷走电子的呢？原因就是引入新的元素，例如，在硅（Si）之间夹杂部分的 III 族元素硼，那么就会导致原来 Si 元素之间的电子就会被偷走，从而成为 P 型硅；如果加入的是 V 族元素，例如砷，那么久会多出一个电子，从而成为 N 型硅，如图：

OK，这个时候单独的 P 型和 N 型好像没什么可以玩的，但是，如果我们将这两种硅放在一起会发生什么事情？很明显，由于浓度和电场的作用，势必会导致电子从 N 型流向 P 型，空穴（正电）从 P 型流向 N 型，如果在无外力（外磁场，温度等）影响下，最终会达到一种平衡状态。如果在平衡状态下，在 P 型上加上电压（+5V），那么就会打破平衡，从而使 N 型部分不断得失去电子从而导通电路；如果在平衡状态下，在 N 型上施加电压（+5V），因为 N 型中多余的电子都被外界电压平衡，从而导致 P 型中无电子流动，从而使得整个电路阻塞，示意图如下：

OK，这就是晶体管的最小组件——PN 结了，可以很清楚得看出来，PN 结的特性就是只能单向导通。但是，似乎看上去没什么用啊，要实现这种功能似乎还有很多选择是不，传统的电路都有实现的方案，不一定要搞这么复杂弄元素掺杂。是的，单个 PN 结看上去比较单调，没什么意思，但是，如果将 PN 结放大，如果不是一个 P 和 N，而是 PNP 或者 NPN 的话，事情会变成怎样呢？

MOS 晶体管

前面说了，一个 PN 结没啥好玩的，好玩的是 PNP 或者 NPN 的情况，可能你不太了解 PNP 是怎么做的，你可能会想是不是和 PN 一样，直接混着连起来，事实上是，也不是。下面来看一下一个传统的 PNP 的横截面模型：

这里可以看到，确实是 PNP 连起来的，但是不一样的是是以 N 为衬底（Substrate），两个 P 插在 N 上，同时还有上面还有可以导电的栅极（Gate），Gate 和 Substrate 之间隔着一层绝缘的二氧化硅（Silicon dioxide），最后是这两个 P，一个 P 是输入端（Source），一个 P 是输出端（Drain）。而我们所谓的 MOS 其实就是 金属-氧化物-半导体场效应晶体管（Metal-Oxide-Semiconductor field effect transistor） 的简称，其中上图中这种以 N 型为 Substrate 的 MOS 我们称之为 pMOS，而以 P 型为 Substrate 的我们称之为 nMOS。

下面我们就来看看晶体管是如何工作的，根据我的了解，目前有两种实现方式，分别是增强型和消耗性，目前来说，增强型用的比较多，下面就以增强型来说明一下 nMOS 是如何工作的：

这里大概描述一下，从图中可以看出一个效果，那就是 ：

相反得， pMOS 的作用是

看上去有点意思，但是 pMOS 和 nMOS 晶体管的并不是完美的。pMOS 虽然在导通高电平的时候工作良好，但是，在导通低电平的时候表现较差；同样得，nMOS 在导通低电平的时候表现良好，但在导通高电平的时候表现较差。因为，为了更好得实现晶体管，现在比较普遍的做法就是讲 pMOS 和 nMOS 结合起来使用，这个工艺被称为 互补型MOS，也就是所谓的 CMOS。

晶体管的应用

可能大家看到上面的东西感觉没什么用，但是，事实上它确实是组成现代计算机和各种电子设备的基石。我们都知道，计算机的基础是逻辑运算，而逻辑运算使用的各种逻辑运算器就是通过 CMOS 晶体管构成的，这里画一个比较常见的非门看看：

非门

虽然看上去比较简单，但是我们知道逻辑门是计算机的基础，后续我们将会一一看到他们了解他们是如何组成我们复杂的芯片以及如何执行各种运算的。

晶体管的制作

接近尾声了，这里就呼应一下前文的时事，说说晶体管的制作。现在晶体管的制作都是在从一个裸晶元开始，包括掺杂原子的注入，氧化硅膜的生长和金属的淀积等步骤。在每个步骤之间，晶元将形成特定的图形使得只有需要的地方才暴露在外面。由于晶体管的尺寸很小，只有微米级别，而且一次可以处理一个晶元，所以制作出来的晶体管一次都是几十亿个。一旦处理完成之后，晶元就会被切割成很多长方形的部分，这就是所谓的芯片了，每个部分都包含成千上万的晶体管，这些芯片经过验证之后，会被封装在塑料或者陶瓷中，通过金属引脚连接在电路板上。

我们经常看厂商宣称自己使用的芯片是多少多少 nm 工艺，例如下面这则某米的新闻：

这里所谓的 16nm 指的就是晶体管栅极的最小线宽。至于芯片的频率什么的参数，我在后续的文章中会说到。那么做芯片的确很难，而我国又经常宣称自己的制作技术有多强了，那么到底我们弱在哪里呢？就我的个人观点而言，要想制作出一个芯片，至少需要做到这么一个流程：

以我粗浅的见识来说，目前我国各项技术都还不够，第一个的理论层面我们落后国外，至于落后多少我不是专业人员不好说，华为的海思虽然说自己搞的麒麟，但是，必须说一下，我没记错的话它应该买的是 ARM 的设计；制作方面，我认为我国的器材还不能自足，这点受制于专业的厂商；产业链上，在产业链底层的我不太了解，但是中上层的我清楚我们肯定是不行的，怎么说，你一个芯片生产出来得用吧，要用的话得软件支持吧，就以 OS 来说，目前可能可以自控的 OS 还是以工业用为主，民用的不多，日常什么路由器机顶盒啥的都还是拿 Linux（Android） 或者 WinCE 来改的，更别说要自主研发了。

总结

本文以简单的二极管开始讲起，然后讲到 PN 结到 CMOS，最后再描述了一下简单的应用。虽然在本文中，我谈了下个人对于这些芯片的理解，但是，不得不说一下这些我都属于门外汉，因为我平时的工作基本上都是在计算机体系中偏上层的应用层的工作，对于中层所谓的 OS Kernal 和 TCP/IP 网络协议族都只是平时有时间的时候自己在那 YY 的，并没有专业的指导，所以如果对本文的观点有什么异议，不妨留言大家一起交流一下。

updated at 2023-04-20

今天看到一个视频，解释地还不错，所以就顺便更新在这篇文章上了：Mos管的工作原理，超形象动画让你一看就懂，晶体管的导电原理