之前的写过的一篇文章:CMOS 二极管,对芯片中的核心要素晶体管做了一个从沙子都成品的一个大概介绍,其中提到了一点:
所谓的纳米其实就是指图中 Gate( 栅极) 的长度,同时,也提到了,晶体管之所以有用是因为当往 Gate 通电时,PNP(NPN) 结会被打通,于是就导通了电路,那么电路的电都是从 Body 上走过,因为有电子流动,所以就避免不了发热,这样其实就可以引发出这样的结论:
- Gate( 栅极) 越长,电子走的路径也就越长,发热量越大
- Gate( 栅极) 越长,电子走得也就越困难,需要的能量也就越大(耗电量高)
- Gate( 栅极) 越长,单位面积内的晶体管就越少,处理能力越低
那么结果就很明显了,每家都在追求低的 nm 数,从 20/22nm 到 16nm,再到现在的 10/8 nm,甚至还有在冲击 6nm 的。那么这个 nm 数是可以无休止得往下走的么?科学家说了,不是的,当 nm 数越来越小之后,就会导致 "电流泄露",同时,要想晶体管小,用于绝缘的 Silicone Dioxide 也就越小,这样 "电流泄露" 问题也就越发明显了;同时,当晶体管的小到一定程度的情况下,就不一定能够维持晶体管的特性了,据说会出现所谓的 "量子效应",具体是啥我不是很清楚,就不扯了,不过这个尺寸就是 10nm。
FinFET
不过,既然现有的技术不行,于是就有人动脑筋了,为啥么一定要 Gate 这么宽呢?Gate 窄一些行不行?以前的电子都是横着走的,那咱现在竖着走行不行?于是就出现了所谓的 FinFET(Fin Field-Effect Transistor),中文叫鳍式场效应晶体管,但是这种已经不是我们前边说的 pMOS 或者 nMOS 了,而是我们说的 CMOS:
这样处理之后,我们可以发现整体占用面积可以更小了,氧化层可以更多一些了,减少了 "电流泄露",通过将 Source 和 Drain 的方向改成竖直电流传递,减小了整个晶体管的体积,这样就可以生产得更小一些,然而还是逃离不了前面说的量子效应的问题。所以,现在来说,应该 10nm 的量产是比较先进的产品了,而据查 6/8 nm 的在攻关了。
虽然摩尔定律已经渐渐失效了,但是,能看到这么先进的产品面世还是不免感慨一番,科技进步真快。